6 - Hardware-Synthesis - Part 1/ClipID:20496 vorhergehender Clip nächster Clip

Schlüsselworte: binding sequence hardware interval schedule data nodes euler denotes synthesis resource graph algorithm scheduling architecture operation algorithms complexity centuries dependencies vsu
Aufnahme Datum 2020-08-26

Kurs-Verknüpfung

Embedded Systems

Lehrende(r)

Prof. Dr. Jürgen Teich

Zugang

Studon

Sprache

Englisch

Einrichtung

Lehrstuhl für Informatik 12 (Hardware-Software-Co-Design)

Produzent

MultiMediaZentrum

Format

Vorlesung

Typ

universitäre Vorlesung

Nächstes Video

7 - Hardware-Synthesis - Part 2
Teich, Jürgen
Prof. Dr. Jürgen Teich
2020-08-27
Studon
8 - Hardware-Synthesis - Part 3
Teich, Jürgen
Prof. Dr. Jürgen Teich
2020-08-27
Studon
9 - Hardware-Synthesis - Part 4
Teich, Jürgen
Prof. Dr. Jürgen Teich
2020-08-28
Studon
10 - Hardware-Synthesis - Part 5
Teich, Jürgen
Prof. Dr. Jürgen Teich
2020-08-28
Studon
11 - Software-Synthesis - Part 1
Teich, Jürgen
Prof. Dr. Jürgen Teich
2020-08-31
Studon

Mehr Videos aus der Kategorie "Technische Fakultät"

1 - Computer Vision
2024-04-18
IdM-Anmeldung
geschützte Daten  
1 - Introduction to Software Engineering
2024-04-19
Frei
freie Daten  
1 - Human-centered mechatronics and robotics
2024-04-17
Studon
geschützte Daten  
1 - Schaltungstechnik
2024-04-17
IdM-Anmeldung
geschützte Daten  
1 - Cognitive Neuroscience for AI Developers
2024-04-17
IdM-Anmeldung
geschützte Daten  
1 - Mechatronic components and systems
2024-04-18
Studon
geschützte Daten